우연이 아니었다: 글로벌 대기업이 비운 14년, 대만 중소 장비업체는 어떻게 TSMC AI 패키징 핵심 공정을 장악했나

TSMC（台積電） 공급망 관리 포럼은 매년 한 차례 신주（新竹）에서 열린다.

신주는 대만 반도체 산업의 중심지이자 TSMC 본사가 있는 곳이다. 1987년 모리스 창（張忠謀）은 이곳에서 세계 최초의 순수 파운드리 기업을 창업했다. 이후 거의 40년 동안 세계 최첨단 반도체 공정 기술은 이곳에서 외부로 뻗어나갔다.

매년 이 행사에서 TSMC는 그해 가장 크게 기여한 공급업체를 공개적으로 표창한다. 수상 명단은 업계에 공개적으로 유통되며, 이는 TSMC가 이들 업체에 일종의 보증을 제공하는 것과 같은 의미를 갖는다. 어플라이드 머티어리얼즈（Applied Materials）, KLA, 도쿄일렉트론（TEL）, 램리서치（Lam Research）, 신에츠화학（Shin-Etsu Chemical）, 머크（Merck） 등은 이 명단의 단골 이름이다.

CSUN（志聖工業）의 량유원（梁又文） 최고경영자는 10년에 걸쳐 자신들이 밖에서 기다릴 수밖에 없었던 시간을 기억한다. 2019년과 2020년 전후, CSUN은 마침내 행사장에 들어갈 기회를 얻었지만 좌석은 맨 뒷줄에 배정됐다. “이 2년 동안 우리는 드디어 앞쪽으로 앉게 됐고, 무대에 올라 수상도 하게 됐다”고 량유원은 웃으며 말했다.

CSUN과 GMM（均華精密）이 TSMC 공급망 생태계에 비집고 들어갈 수 있었던 것은 전적으로 AI 학습용 칩 수요가 폭발적으로 증가하면서 CoWoS 첨단 패키징 생산능력 확장이 빠르게 진행됐기 때문이다.

엔비디아（NVIDIA）의 고성능 범용 AI 칩 H100, H200, B200은 모두 TSMC의 CoWoS 첨단 패키징 기술을 필요로 한다. 이 기술은 GPU와 고대역폭 메모리（HBM）를 함께 패키징한다. CSUN의 라미네이션·베이킹 장비, GMM의 다이 본더, GPM（均豪精密）의 AOI（자동광학검사） 장비는 모두 이 공정 안에 들어가 있다.

CoWoS 패키징 사소룡

CSUN 최고경영자 량유원이 이끄는 G2C+ 연합은 대만의 중소 장비업체 네 곳으로 구성된다. CSUN（志聖工業）은 라미네이션과 열처리 공정 장비, GPM（均豪精密）은 연마와 검사 장비, GMM（均華精密）은 다이 본더와 다이 소터, CONTREL（東捷科技）은 레이저 절단과 유리 기판 가공을 맡는다.

이 네 회사를 합치면 TSMC CoWoS 첨단 패키징의 여러 핵심 공정 지점을 포괄한다. G2C+ 연합의 구성원들은 방대하고 복잡한 AI 칩 생태계의 핵심 플레이어다.

이 연합은 지난 5년 동안 대만 주식시장에서 시가총액이 10배 증가해 48억 달러에 달했다. 2026년 1분기 CSUN의 EPS는 3.06대만달러로 전년 동기 대비 209% 증가했고, GMM의 EPS는 5.19대만달러로 220% 증가했다.

그러나 량유원은 성장이 아직 출발점에 있을 뿐이라고 말한다. 지난해 CSUN과 GMM의 반도체 매출은 각각 약 15억 대만달러로, 각각 TSMC 첨단 패키징 설비투자의 1.5%에 불과했다. TSMC의 연간 총 설비투자는 560억 달러에 달하지만, G2C+의 비중은 0.1%에도 미치지 못한다.

TSMC가 첨단 패키징을 대규모로 확장하는 가운데, 이 0.1%는 어디까지 커질 수 있을까. 그리고 CoWoS 기술 진화의 다음 단계는 무엇일까. 이것이 이 글이 답하려는 질문이다.

CoWoS: AI 칩의 필수 기반

CoWoS는 TSMC가 2009년부터 개발하기 시작한 첨단 패키징 기술로, 정식 명칭은 Chip-on-Wafer-on-Substrate다.

방식은 여러 개의 칩을 수평으로 배열해 같은 실리콘 인터포저 위에 패키징함으로써 GPU와 고대역폭 메모리（HBM） 사이의 신호 전송 거리를 극도로 줄이는 것이다. 기존 패키징과 비교하면 대역폭은 몇 배 높아지고, 지연은 크게 줄어들며, 전력 소비도 함께 낮아진다.

이 기술은 TSMC가 개발한 뒤 거의 10년 동안 조용한 존재로 남아 있었다.

2022년 ChatGPT가 등장하면서 AI 모델의 파라미터 규모는 수백억 단위에서 조 단위로 뛰어올랐다. 연산 병목은 칩 내부의 트랜지스터 밀도에서 칩 사이의 데이터 전송 대역폭으로 옮겨갔다. GPU는 초당 수조 회의 연산을 수행할 수 있지만, 메모리가 제때 데이터를 공급하지 못하면 GPU는 기다릴 수밖에 없다. 기존 패키징은 GPU와 메모리를 회로기판 위에 따로 배치하고, 두 부품을 구리 배선으로 연결한다. 신호가 이동하는 거리는 길고, 대역폭은 좁으며, 지연은 높다. CoWoS 기술은 두 부품을 같은 실리콘 인터포저 위에 패키징해 거리를 센티미터에서 마이크로미터로 줄이고, 대역폭을 몇 배 높이며, 전력 소비를 함께 낮춘다.

그 결과 CoWoS는 하루아침에 고성능 AI 학습용 칩의 표준 장비가 됐다.

CoWoS는 TSMC가 주도해 개발한 전용 첨단 패키징 기술이다. 이 기술은 ‘웨이퍼 제조’와 ‘패키징’을 하나의 공정 흐름 안에 통합하고, 수율은 TSMC가 전 과정에서 관리한다. 그러나 CoWoS는 실제로 두 개의 서로 다른 공정으로 구성되며, TSMC의 장악 정도도 다르다.

전반부는 CoW（Chip on Wafer）라고 부른다. 웨이퍼 팹의 클린룸 안에서 실리콘 인터포저를 만든 뒤, GPU 칩과 HBM 메모리를 실리콘관통전극（TSV, Through-Silicon Via） 기술을 통해 인터포저 위에 정밀하게 접합한다. 이 구간은 웨이퍼 팹 수준의 장비와 정밀도가 필요하며, TSMC의 핵심 기술이다. 기존 후공정 패키징 업체가 진입하기 어렵다. CSUN의 라미네이션·베이킹 장비와 GMM의 다이 본더는 모두 이 공정에 배치돼 있다.

후반부는 oS（on Substrate）라고 부른다. CoW를 마친 조립체를 절단하고 기판 위에 패키징한 뒤 테스트를 진행한다. 이 구간은 기술 장벽이 상대적으로 낮아, TSMC는 일찍부터 ASE（日月光）와 SPIL（矽品） 등 기존 패키징 업체에 외주를 맡겨왔다.

TSMC 자료에 따르면 CoWoS 월 생산능력은 2023년 약 1만3000장에서 2024년 약 3만7000장으로 늘었고, 2025년에는 7만장에 도달했다. 2026년 말 목표는 11만장을 넘기는 것이다. 이는 3년 연속 대규모 배증 성장을 의미한다.

그러나 AI 칩 수요 증가 속도는 TSMC의 CoWoS 공급능력 확장 속도의 두 배 이상이다. TSMC 회장 C.C. 웨이（魏哲家）는 2024년 실적설명회에서 “2025년과 2026년 생산능력은 모두 두 배로 늘어나겠지만, 그래도 수요를 충족할 수 없다”고 말했다.

14년을 버틴 이유: 왜 글로벌 대기업이 아니라 대만 중소업체였나